Motorola 6850

De El Museo de los 8 Bits
Revisión del 17:44 30 ago 2021 de Museo8bits (discusión | contribs.) (1 revisión importada)
(difs.) ← Revisión anterior | Revisión actual (difs.) | Revisión siguiente → (difs.)
Ir a la navegación Ir a la búsqueda

El Motorola 6850 (también llamado MC6850, Asynchronous Communications Interface Adapter o ACIA) es una UART diseñada por Motorola para actuar de chip de comunicaciones para las CPUs Motorola 6800 de 8 bits que también puede usarse con las Motorola 68000 de 16/32 bits. Recibe y transmite hasta 8 bits de datos por comunicaciones en serie. Se comunica con la CPU mediante un bus de datos bidireccional de 8 bits, tres líneas chip selec, una líneas register select, una línea de petición de interrupción, una línea enable y una línea de lectura/escritura. El Registro de Estado (Status Register o SR) y el registro de recepción de datos (Receiver Data Register o RDR) son registros de sólo lectura, pues la CPU no puede escribir en ellos. El registro de transmisión de datos (Transmit Data Register o TDR) y el registro de control (Control Register o CR) son registros de sólo escritura pues la MPU no puede leerlos.

Líneas de interfaz con la CPU

Líneas bidireccionales de datos DO - D7

Las ocho líneas bidireccionales de datos permiten la transferencia de datos entre la la ACIA y la CPU. La CPU recibe los datos del mundo exterior mediante la ACIA a través de estas ocho líneas de datos o envía los datos al mundo exterior por esas ocho líneas de datos mediante la ACIA. Los conductores del bus de datos de salida son tres los dispositivos de estado que permanecen en estado de alta impedancia (off) excepto cuando la CPU realiza una operación de lectura de la ACIA.

Líneas de selección de chip (CSO, CS1, 02)

Estas son las líneas que están vinculadas a las líneas de direcciones de la CPU. Es mediante estas líneas como se selecciona una ACIA en concreto (direccionada). Para seleccionar una ACIA, las líneas CSO y CS1 deben estar altas y la CS2 debe estar baja. Tras de que el chip seleccionado ha sido direccionado, debe mantenerse en ese estado mediante la duración del pulso de habilitación de la patilla E, que es la única señal de reloj suministrada por la CPU a la ACIA.

Enable Signal (E)

The enable pulse is a high impedance TTL compatible input from the MPU that enables the ACIA input or output buffers and clocks data to or from the ACIA.

Línea de lectura/escritura (R/W)

The Read/Write line is a high impedance TTL compatible input that is used to control the direction of data flow between the ACIA's eight bit parallel data bus and the MPU. When Read/Write is high (MPU read), the ACIA output driver is turned on and a selected register is read by the MPU. When the Read/Write line is low (MPU write), the ACIA output driver is turned off and the MPU writes into a selected register. Thus, the Read/Write signal, in conjunction with the register select line, is used to select the-registers within the ACIA that are read only.

Register Select
RS
Read/Write
(R/W)
ACIA Register

Selected

CPU

Read or Write

0 0 Control Write
0 1 Status Read
1 0 Transmit Data Write
1 1 Receive Data Read