Serial Peripheral Interface

De El Museo de los 8 bits
Saltar a: navegación, buscar
Bus SPI: un maestro y un escalavo
SPI bus: un maestro y tres escalavos

El Bus SPI (del inglés Serial Peripheral Interface) es un estándar de comunicaciones, usado principalmente para la transferencia de información entre circuitos integrados en equipos electrónicos. El bus de interface de periféricos serie o bus SPI es un estándar para controlar casi cualquier electrónica digital que acepte un flujo de bits serie regulado por un reloj

Incluye una línea de reloj, dato entrante, dato saliente y un pin de chip select, que conecta o desconecta la operación del dispositivo con el que uno desea comunicarse. De esta forma, este estándar permite multiplexar las líneas de reloj.

Muchos sistemas digitales tienen periféricos que necesitan existir pero no ser rápidos. La ventajas de un bus serie es que minimiza el número de conductores, pines y el tamaño del circuito integrado. Esto reduce el coste de fabricar montar y probar la electrónica. Un bus de periféricos serie es la opción más flexible cuando muchos tipos diferentes de periféricos serie están presentes. El hardware consiste en señales de reloj, data in, data out y chip select para cada circuito integrado que tiene que ser controlado. Casi cualquier dispositivo digital puede ser controlado con esta combinación de señales. Los dispositivos se diferencian en un número predecible de formas. Unos leen el dato cuando el reloj sube otros cuando el reloj baja. Algunos lo leen en el flanco de subida del reloj y otros en el flanco de bajada. Escribir es casi siempre en la dirección opuesta de la dirección de movimiento del reloj. Algunos dispositivos tienen dos relojes. Uno para capturar o mostrar los datos y el otro para el dispositivo interno.

Pros y contras del bus SPI

Ventajas

  • comunicación Full Duplex
  • mayor velocidad de transmisión que con I²C o SMBus
  • protocolo flexible en que se puede tener un control absoluto sobre los bits transmitidos
    • no está limitado a la transferencia de bloques de 8 bits
    • elección del tamaño de la trama de bits, de su significado y propósito
  • su implementación en hardware es extremadamente simple
    • consume menos energía que I²C o que SMBus debido que posee menos circuitos (incluyendo las resistencias pull-up) y estos son más simples
    • no es necesario arbitraje o mecanismo de respuesta ante fallos
    • los dispositivos esclavos usan el reloj que envía el maestro, no necesitan por tanto su propio reloj
    • no es obligatorio implementar un transceptor (emisor y receptor), un dispositivo conectado puede configurarse para que solo envíe, sólo reciba o ambas cosas a la vez
  • usa muchos menos terminales en cada chip/conector que una interfaz paralelo equivalente
  • como mucho una única señal específica para cada esclavo (señal SS), las demás señales pueden ser compartidas

Desventajas

  • consume más terminales en cada chip que I²C, incluso en la variante de 3 hilos
  • el direccionamiento se hace mediante lineas específicas (señalización fuera de banda) a diferencia de lo que ocurre en I²C que se selecciona cada chip mediante una dirección de 7 bits que se envía por las mismas líneas del bus
  • no hay control de flujo por hardware
  • no hay señal de asentimiento. El maestro podría estar enviando información sin que estuviese conectado ningún esclavo y no se daría cuenta de nada
  • no permite fácilmente tener varios maestros conectados al bus
  • sólo funciona en las distancias cortas a diferencia de, por ejemplo, RS-232, RS-485, o Bus CAN

Véase también

Enlcaes externos

Atribución

Wikipedia-logo-es.png Este artículo proviene originalmente de Wikipedia
que lo licencia simultáneamente bajo las licencias

Creative Commons Reconocimiento - CompartirIgual 3.0
y la licencia de documentación libre GNU v.1.2 y posteriores
El Museo de los 8 bits lo integra en su wiki bajo cc-by-sa-3.0

Creative Commons License
GNU head

[[Categoría:|Serial Peripheral Interface]]