SRAM

De El Museo de los 8 bits
Saltar a: navegación, buscar

SRAM es el acrónimo de Static Random Access Memory (Memoria Estática de Acceso Aleatorio), un tipo de memoria RAM (RAM estática) alternativa a la DRAM (RAM dinámica).

La memoria SRAM es muy cara, por lo que se suele usar con más frecuencia la memoria DRAM la cual es más barata y más pequeña, pero también más lenta, además necesita periódicas señales de refresco para que no pierda su contenido. La SRAM por su parte no necesita ser refrescada. Ambas memorias son volátiles, queriendo decir con esto, que cuando se corta el suministro de corriente, los datos almacenados se pierden.

Debido al alto coste de fabricación de la SRAM y a su alta velocidad, su uso más común está en la memoria caché de los ordenadores.

Diseño

"Acceso aleatorio" significa que la localización de las posiciones en la memoria donde los datos será leídos o escritos, no sigue ningún orden. Cada bit en una SRAM es almacenado en cuatro transistores que forman un biestable. Esta célula de almacenaje tiene dos estados estables, los cuales se utilizan para denotar 0 ó 1. Dos transistores adicionales sirven para controlar el acceso a la célula de almacenaje durante las operaciones de lectura o escritura.

Otra diferencia con la DRAM que contribuye a hacer SRAM más rápido es que los chips comerciales aceptan todos los bits de dirección a la vez. El tamaño de la SRAM con m líneas de dirección y n líneas de datos es 2m palabras, o 2m*n bits.

Operaciones de SRAM

Una célula de SRAM tiene tres estados distintos en los que puede estar:

  1. Reposo (standby): cuando no se realizan tareas de acceso al circuito,
  2. Lectura (reading): cuando la información ha sido solicitada y
  3. Escritura (writing): cuando se actualizan los contenidos.

Tipos de memoria SRAM

Async SRAM

Es asíncrona, esto es, independiente de la frecuencia de reloj y con tiempos de acceso entre 20 y 12 nanosegundos. Podemos encontrar este tipo de memoria en la caché de los antiguos i386, i486 y primeros Pentium.

Sync SRAM

Todas las sincronizaciones se inician por el tiempo de subida/bajada del reloj. La dirección, dato almacenado y otras señales de control se asocian a las señales del reloj.

Es la siguiente generación, capaz de sincronizarse con el procesador y con un tiempo de acceso entre 12 y 8,5 nanosegundos. Muy utilizada en sistemas con bus a 66 MHz.

Pipelined SRAM

Se sincroniza igualmente con el procesador. Tarda en cargar los datos más que la anterior, aunque una vez cargados, accede a ellos con más rapidez. Opera con tiempos entre 8 y 4,5 nanosegundos.

Atribución

Wikipedia-logo-es.png Este artículo proviene originalmente de Wikipedia
que lo licencia simultáneamente bajo las licencias

Creative Commons Reconocimiento - CompartirIgual 3.0
y la licencia de documentación libre GNU v.1.2 y posteriores
El Museo de los 8 bits lo integra en su wiki bajo cc-by-sa-3.0

Creative Commons License
GNU head

[[Categoría:|SRAM]]